Design of Ion-Implanted MOSFET's with Very Small Physical Dimensions in Tiếng Việt

This paper is under a licence that does not allow it to be reproduced, so what is here is its front matter and a short abstract. Read it at the publisher's page.

Thiết kế MOSFET cấy ion với các kích thước vật lý rất nhỏ

ROBERT H. DENNARD, MEMBER, IEEE, FRITZ H. GAENSSLLEN, HWA-NIEN YU, MEMBER, IEEE, V. LEO RIDEOUT, MEMBER, IEEE, ERNEST BASSOUS, AND ANDRE R. LeBLANC, MEMBER, IEEE

Tóm tắt—Bài báo này xem xét thiết kế, chế tạo và đặc trưng hóa các thiết bị chuyển mạch MOSFET rất nhỏ thích hợp cho các mạch tích hợp số sử dụng các kích thước cỡ 1 $\mu$ . Các quan hệ tỷ lệ được trình bày, cho thấy cách một MOSFET thông thường có thể được thu nhỏ về kích thước. Một cấu trúc thiết bị nhỏ cải tiến được trình bày, sử dụng cấy ion để tạo ra các vùng nguồn và máng nông cùng với một phân bố pha tạp đế không đồng nhất. Các mô hình một chiều được sử dụng để dự đoán phân bố pha tạp đế và đặc tính điện áp ngưỡng tương ứng theo điện áp nguồn. Một mô hình vận chuyển dòng điện hai chiều được sử dụng để dự đoán mức độ tương đối của các hiệu ứng kênh ngắn đối với các tổ hợp tham số thiết bị khác nhau. Các MOSFET cổng polysilicon với độ dài kênh nhỏ tới 0.5 $\mu$ đã được chế tạo, và các đặc tính thiết bị được đo lường, so sánh với các giá trị dự đoán. Sự cải thiện hiệu năng dự kiến từ việc sử dụng các thiết bị rất nhỏ này trong các mạch tích hợp được thu nhỏ cao được dự đoán.

Bản thảo nhận ngày 20 tháng 5 năm 1974; sửa đổi ngày 3 tháng 7 năm 1974.

Các tác giả thuộc Trung tâm Nghiên cứu IBM T. J. Watson, Yorktown Heights, N.Y. 10598.

IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. SC-9, NO. 5, OCTOBER 1974

DANH SÁCH KÝ HIỆU

$\alpha$

Độ dốc bán logarit nghịch của đặc tính dưới ngưỡng.

$D$

Độ rộng của biên dạng hàm bước lý tưởng hóa cho cấy kênh.

$\Delta W_f$

Hiệu điện thế hàm công giữa cổng và đế.

$\epsilon_{Si}, \epsilon_{ox}$

References

F. Fang, M. Hatzakis, and C. H. Ting, "Electron-beam fabrication of ion implanted high-performance FET circuits," J. Vac. Sci. Technol., vol. 10, p. 1082, 1973.

J. M. Pankrantz, H. T. Yuan, and L. T. Creagh, "A high-gain, low-noise transistor fabricated with electron beam lithography," in Tech. Dig. Int. Electron Devices Meeting, Dec. 1973, pp. 44–46.

H. N. Yu, R. H. Dennard, T. H. P. Chang, and M. Hatzakis, "An experimental high-density memory array fabricated with electron beam," in ISSCC Dig. Tech. Papers, Feb. 1973, pp. 98–99.

R. C. Henderson, R. F. W. Pease, A. M. Voshchenkow, P. Mallery, and R. L. Wadsack, "A high speed p-channel random access 1024-bit memory made with electron lithography," in Tech. Dig. Int. Electron Devices Meeting, Dec. 1973, pp. 138–140.

D. L. Spears and H. I. Smith, "X-Ray lithography—a new high resolution replication process," Solid State Technol., vol. 15, p. 21, 1972.

S. Middlehoek, "Projection masking, thin photoresist layers and interference effects," IBM J. Res. Develop., vol. 14, p. 117, 1970.

R. H. Dennard, F. H. Gaensslen, L. Kuhn, and H. N. Yu, "Design of micron MOS switching devices," presented at the IEEE Int. Electron Devices Meeting, Washington, D.C., Dec. 1972.

A. N. Broers and R. H. Dennard, "Impact of electron beam technology on silicon device fabrication," Semicond. Silicon (Electrochem. Soc. Publication), H. R. Huff and R. R. Burgess, eds., pp. 830–841, 1973.

D. L. Critchlow, R. H. Dennard, and S. E. Schuster, "Design characteristics of n-channel insulated-gate field-effect transistors," IBM J. Res. Develop., vol. 17, p. 430, 1973.

R. M. Swanson and J. D. Meindl, "Ion-implanted complementary MOS transistors in low-voltage circuits," IEEE J. Solid-State Circuits, vol. SC-7, pp. 146–153, April 1972.

V. L. Rideout, F. H. Gaensslen, and A. LeBlanc, "Device design considerations for ion implanted n-channel MOS-FET's," IBM J. Res. Develop., to be published.

F. F. Fang and A. B. Fowler, "Transport properties of electrons in inverted Si surfaces," Phys. Rev. vol. 169, p. 619, 1968.

W. S. Johnson, IBM System Products Division, E. Fishkill, N. Y., private communication.

H. S. Lee, "An analysis of the threshold voltage for short channel IGFET's," Solid-State Electron., vol. 16, p. 1407, 1973.

D. P. Kennedy and P. C. Murley, "Steady state mathematical theory for the insulated gate field effect transistor," IBM J. Res. Develop., vol. 17, p. 1, 1973.

M. S. Mock, "A two-dimensional mathematical model of the insulated-gate field-effect transistor," Solid-State Electron., vol. 16, p. 601, 1973.

W. Chang and P. Hwang, IBM System Products Division, Essex Junction, Vt., private communication.

R. R. Troutman, "Subthreshold design considerations for insulated gate field-effect transistors," IEEE J. Solid-State Circuits, vol. SC-9, p. 55, April 1974.

Read off the page by a vision model reading the page images using olmOCR-2-7B-1025-FP8. Translated into Tiếng Việt by gpt-5, against glossary version 7. Translated from the English.